TSMC Menargetkan Produksi High-NA EUV pada 2030, Mengandalkan Kematangan Teknologi dan Biaya Lebih Rendah

Mulai pada 2030, dilanjutkan dengan transisi ke mask yang lebih besar

TSMC berencana mulai menggunakan teknologi litografi High-NA EUV dari ASML untuk produksi massal chip canggih pada 2030. Perusahaan memilih menunggu hingga kesiapan manufaktur dan biaya lebih sesuai, meski Intel lebih dulu memperoleh pengalaman menggunakan peralatan tersebut. Chairman dan CEO C.C. Wei mengatakan, langkah yang lebih lambat itu tidak akan membuat produsen chip Taiwan tersebut kalah bersaing.

Jadwal tersebut terdiri atas dua tahap. Awalnya, TSMC akan menggunakan fotomask 6 inci yang ada, yang memuat pola sirkuit untuk dipindahkan ke wafer silikon. Inisiatif industri bersama ASML menargetkan jalur produksi percontohan untuk mask 12 inci yang lebih besar pada 2031, disusul sistem litografi yang siap mendukung produksi chip canggih pada 2033.

ASML dan TSMC memaparkan tonggak tersebut dalam pengumuman teknologi bersama pada 8 September 2026. Kedua perusahaan mengatakan inisiatif itu dibentuk sehari sebelumnya, menjelang konferensi SPIE BACUS di Monterey, California. Tujuan yang mereka sampaikan adalah meningkatkan produktivitas pabrik, menekan biaya pembuatan chip, dan mengurangi kendala dalam pencetakan pola sirkuit berukuran besar.

Wei menegaskan kembali rencana adopsi pada 2030 dalam diskusi investor kuartal ketiga TSMC. Sikapnya mengaitkan pembelian dan penggunaan peralatan baru yang canggih dengan kebutuhan praktis untuk memproduksi chip secara andal dan dengan harga yang dapat diterima pelanggan.

Mengapa TSMC menunggu kesiapan manufaktur

Wei menyebut tiga syarat untuk membawa peralatan baru ke produksi massal: kemampuan teknis, biaya yang wajar, dan kematangan. Ia memberi bobot terbesar pada kematangan, yang berarti peralatan beserta proses manufaktur pendukungnya harus siap digunakan secara andal dalam volume produksi besar.

TSMC memperkirakan High-NA EUV akan lebih siap memenuhi syarat-syarat tersebut pada 2030. Perusahaan meningkatkan efisiensi produksi dan bekerja sama erat dengan ASML, sembari terus mengembangkan proses canggih menggunakan teknologi litografi yang sudah dimiliki.

Mesin eksposur High-NA disebut berharga sekitar US$400 juta per unit. Dengan harga tersebut, pertimbangan bisnisnya tak hanya mencakup seberapa kecil pola yang bisa dicetak. TSMC juga harus memperhitungkan jumlah wafer yang dapat diproses, konsistensi operasinya, dan jumlah chip layak pakai yang dihasilkan.

Bagi pelanggan, chip yang layak pakai lebih penting daripada keberhasilan menyelesaikan satu tahap eksposur. Mesin yang lebih mahal tetap bisa masuk akal secara ekonomi jika dapat menghilangkan tahapan manufaktur lain atau meningkatkan hasil produksi. Jadwal Wei didasarkan pada perkiraan bahwa kondisi teknis dan finansial secara keseluruhan akan sesuai dengan kebutuhan produksi TSMC pada 2030.

Perubahan yang dibawa High-NA di pabrik chip

Litografi menggunakan cahaya untuk memindahkan pola sirkuit ke wafer silikon yang telah dilapisi. Produsen chip mengulang tahap ini dan tahapan manufaktur lainnya untuk membangun banyak lapisan yang membuat prosesor berfungsi. EUV adalah singkatan dari extreme ultraviolet, jenis cahaya yang digunakan untuk membuat pola yang sangat halus.

High-NA meningkatkan sistem optik. Apertur numerik, disingkat NA, menggambarkan kemampuan sistem mengumpulkan cahaya dan menampilkan detail halus. Sistem EUV saat ini memiliki NA 0,33; High-NA meningkatkan angka tersebut menjadi 0,55.

Resolusi minimum yang dinyatakan meningkat dari sekitar 13 nanometer menjadi 8 nanometer dalam satu eksposur. Berdasarkan perhitungan dari kedua angka tersebut, dimensi terkecil yang dapat diurai berkurang sekitar 38%. Untuk pola tertentu, resolusi yang lebih halus ini dapat menggantikan dua eksposur atau lebih dengan satu eksposur, sehingga mengurangi tahapan manufaktur, waktu produksi, dan peluang terjadinya cacat.

Perubahan optik ini juga menimbulkan kendala: dengan mask yang ada, High-NA mengekspos area sekitar separuh ukuran bidang eksposur EUV konvensional. Karena itu, pola chip besar mungkin memerlukan eksposur terpisah yang disambungkan melalui proses yang disebut stitching. Hal ini menjadikan ukuran mask bagian penting dari transisi, terutama untuk prosesor besar yang digunakan dalam kecerdasan buatan.

Mengapa fotomask yang lebih besar penting

TSMC dan ASML berencana beralih dari format mask saat ini, sekitar 6 x 6 inci, ke format yang lebih besar yang disebut mask 12 inci, sekitar 6 x 12 inci. Ukuran ini merujuk pada mask berpola yang digunakan peralatan litografi. Wafer silikon adalah cakram terpisah tempat chip diproduksi.

Kedua perusahaan memperkirakan mask yang lebih besar akan meningkatkan produktivitas scanner, menekan biaya pembuatan chip, dan menghilangkan kendala stitching. Scanner adalah mesin litografi yang memproyeksikan pola mask ke wafer. Produktivitasnya memengaruhi jumlah pekerjaan manufaktur yang dapat diselesaikan pabrik dengan peralatan mahal.

Presiden dan CEO ASML Christophe Fouquet menjelaskan urutan rencana tersebut dalam pengumuman bersama:

Kami memperkirakan adopsi High-NA EUV akan meningkat secara bertahap seiring perkembangan skala perangkat, dimulai dengan mask 6 inci yang digunakan saat ini, lalu didukung lebih lanjut oleh mask 12 inci. Mask tersebut memungkinkan produktivitas scanner yang lebih tinggi dan membantu industri memenuhi permintaan akan chip yang lebih kecil, lebih cepat, dan lebih hemat energi.

Transisi ini membutuhkan lebih dari sekadar perubahan pada scanner. Produksi mask, perangkat penulisan, peralatan penanganan, dan perangkat lunak desain harus mendukung format yang lebih besar. Rencana produksi awal TSMC pada 2030 menggunakan ukuran mask yang sudah mapan, sementara format lebih besar akan menyusul setelah sistem pendukungnya siap.

Tonggak pencapaian hingga 2033

Jadwal TSMC memisahkan penggunaan awal High-NA dalam produksi massal dari penerapan mask yang lebih besar di tahap berikutnya. Pengumuman bersama itu menetapkan tiga target manufaktur, sementara peta jalan proses perusahaan mencakup beberapa generasi chip sebelumnya.

• 2025: Proses N2 TSMC memasuki produksi massal pada kuartal keempat.
• 2027: A14 diperkirakan mulai menjalani produksi uji coba.
• 2028: A14 dijadwalkan memasuki produksi massal.
• 2029: A13 dan A12 diperkirakan mencapai produksi massal menggunakan teknologi EUV yang ada.
• 2030: TSMC bermaksud memulai produksi massal High-NA EUV untuk node canggih dengan mask 6 inci yang ada.
• 2031: Inisiatif ASML dan TSMC menargetkan jalur produksi percontohan untuk fotomask 12 inci.
• 2033: Inisiatif tersebut menargetkan kesiapan sistem litografi untuk produksi chip canggih dengan mask yang lebih besar.

Pengumuman September itu menyebut tanggal 2031 dan 2033 sebagai target. Jalur produksi percontohan memungkinkan perusahaan mengembangkan dan menyempurnakan pendekatan manufaktur sebelum produksi diperluas. Kesiapan sistem secara penuh mengharuskan peralatan dan proses pendukung berfungsi bersama.

TSMC belum mengungkap node proses pertama yang akan menggunakan High-NA pada 2030, jumlah mesin yang akan dikerahkan, ataupun penghematan biaya yang diharapkan. A10 dan A11 diperkirakan sebagai kandidat yang mungkin, sementara pengembangan A10 disebut dalam organisasi riset TSMC. Namun, pengumuman resmi adopsi perusahaan itu tidak menyebut node pertama yang akan menggunakannya.

Intel dan Samsung bergerak lebih awal

Intel merakit sistem High-NA EUV komersial pertamanya di Oregon pada 2024, lalu mulai menggunakan teknologi tersebut pada lapisan produksi tertentu. Intel dan ASML telah menjelaskan penerapannya pada Intel 18A dan sebagian prosesor Panther Lake yang dijual dengan nama Core Ultra Series 3.

Pada September 2026, Intel dan ASML mengatakan lebih dari 1 juta wafer telah diproses menggunakan peralatan High-NA. Jumlah itu mencakup validasi peralatan, pengujian, riset, dan sebagian produksi untuk lapisan produk tertentu. Intel mengatakan lapisan 18A tertentu yang dibuat dengan High-NA mencapai kinerja setara atau lebih tinggi dibandingkan yang diperoleh dengan EUV NA 0,33 yang ada.

Samsung juga telah mengumumkan rencana untuk menerapkan High-NA EUV dalam produksi massal DRAM paling lambat pada 2028. DRAM adalah memori yang menyimpan informasi sementara saat komputer atau perangkat lain beroperasi. Samsung memperkirakan litografi yang lebih halus akan menyederhanakan sebagian proses manufaktur memori dan meningkatkan efisiensi.

Dengan demikian, ketiga perusahaan menjalankan jadwal produksi dan penerapan yang berbeda. Intel membangun pengalaman operasional pada lapisan chip logika tertentu, Samsung menyasar memori, dan TSMC melanjutkan strategi peralatannya saat ini sebelum memulai produksi High-NA pada 2030. Ketiganya disebut mendukung transisi ke mask yang lebih besar.

Permintaan A14 meningkat sebelum High-NA hadir

Rencana proses TSMC untuk jangka lebih dekat berjalan pada jadwal terpisah. Wei mengatakan perusahaan tengah menjalin komunikasi dengan lebih banyak pelanggan terkait A14 dibandingkan saat N2 dan memperkirakan A14 akan menjadi node yang lebih besar. Node adalah generasi teknologi manufaktur dengan aturan desain, karakteristik kinerja, dan proses produksinya sendiri.

Rencana awal produksi A14 pada 2028 berlangsung dua tahun sebelum TSMC bermaksud menerapkan High-NA. A13, yang disebut sebagai penyempurnaan A14, diperkirakan menawarkan kepadatan transistor sekitar 6% lebih tinggi. A12 membawa teknologi daya dari sisi belakang Super Power Rail milik TSMC ke platform A14.

Penyaluran daya dari sisi belakang mengalirkan listrik melalui bagian belakang chip, sehingga membebaskan ruang di bagian lain untuk sambungan sinyal. Wei mengatakan adopsinya bergantung pada kebutuhan tiap produk: sebagian akselerator AI mungkin menggunakannya, sementara produk ponsel pintar mungkin tidak.

Wei juga mengatakan TSMC sedang bersiap meningkatkan produksi chip kecil untuk ponsel pintar dan akselerator AI yang jauh lebih besar secara bersamaan. Ia menyebut kurva pembelajaran manufaktur masih wajar dan mengatakan pelanggan puas. Bagi pelanggan, pilihan dalam waktu dekat mencakup proses dan fitur yang sesuai dengan produk mereka, sementara High-NA akan bergabung dengan perangkat manufaktur tersebut di kemudian hari.

Pengemasan berkembang seiring sirkuit yang semakin halus

TSMC juga mengembangkan kemasan canggih yang lebih besar untuk menghubungkan beberapa chip dan komponen memori. Wei mengatakan perusahaan mampu memproduksi massal produk berukuran lima kali ukuran retikel dengan hasil produksi yang tinggi, serta tengah mengembangkan kemasan berukuran sembilan kali dan pada akhirnya 14 kali ukuran retikel.

Retikel adalah mask yang memuat pola sirkuit. Dalam pembahasan pengemasan, kelipatan ukuran retikel menunjukkan skala kemasan yang telah dirakit dibandingkan dengan bidang litografi standar. Pengemasan menghubungkan komponen menjadi satu sistem yang berfungsi, sedangkan litografi membuat pola selama manufaktur chip.

Wei mengatakan CoWoS tetap menjadi pilihan pengemasan yang diutamakan pelanggan. TSMC juga mengembangkan CoPoS, pendekatan pengemasan yang menggunakan panel, untuk menekan biaya di masa mendatang. Kemasan yang lebih besar penting bagi sistem AI karena memungkinkan chip pemrosesan dan memori dihubungkan secara rapat dalam satu rakitan.

Pengumuman resmi High-NA mengaitkan permintaan peralatan tersebut di masa depan dengan arsitektur transistor yang semakin kompleks untuk aplikasi AI. TSMC memperkirakan jumlah lapisan yang memerlukan High-NA EUV akan meningkat seiring kemajuan generasi prosesnya. Karena itu, rencana perusahaan memadukan manufaktur chip yang lebih halus dengan pengemasan yang lebih besar dan lebih mumpuni.

Kapasitas dan belanja mengikuti kebutuhan pelanggan

Perencanaan kapasitas TSMC mencakup pelanggan yang merancang chip serta perusahaan yang mengoperasikan pabrik sendiri. Wei mengatakan perusahaan memperlakukan kedua kelompok secara setara dan mempertimbangkan kapasitas manufaktur internal pelanggan saat menentukan dukungan produksi yang perlu dibangun.

Wei juga mengatakan TSMC umumnya melarang pelanggan menjual kembali atau melelang alokasi kapasitas mereka. Pengaturan langka yang melibatkan lisensi mask hanya mencakup jumlah wafer yang sangat kecil. Kebijakan itu memberi TSMC peran yang lebih langsung dalam menentukan bagaimana kapasitas manufakturnya digunakan untuk produk pelanggan.

Chief financial officer Wendell Huang mengatakan belanja modal pada 2026 hingga 2028 diperkirakan jauh lebih tinggi dibandingkan tiga tahun sebelumnya, meski angka terperinci untuk 2027 dan tahun-tahun berikutnya masih terlalu dini untuk disampaikan. Ia mengatakan biaya peralatan, bahan, dan tenaga kerja meningkat, sementara permintaan pelanggan jangka panjang tetap menjadi pendorong utama investasi.

TSMC juga memperkirakan ekspansi pabrik di luar negeri akan mengurangi margin kotor sebesar 3 hingga 4 poin persentase pada bagian akhir periode perencanaan lima tahunnya. Tekanan belanja tersebut membantu menjelaskan mengapa efisiensi produksi menjadi pertimbangan penting dalam keputusan High-NA. Mesin seharga sekitar US$400 juta harus sesuai dengan rencana yang jauh lebih besar terkait hasil produksi pabrik, permintaan pelanggan, dan profitabilitas.

Wei menjelaskan tujuan kolaborasi tersebut dalam pengumuman bersama:

Kami selalu meyakini bahwa ketika industri bekerja sama untuk memecahkan masalah kompleks, kami membuka peluang yang tidak dapat diwujudkan oleh satu perusahaan saja.

Komitmen TSMC adalah memulai produksi High-NA pada 2030, lalu meningkatkan produktivitas lebih lanjut melalui mask yang lebih besar saat industri menuntaskan tahap pengembangan berikutnya. Pelanggan akan merasakan hasilnya melalui proses manufaktur, kapasitas yang tersedia, dan biaya untuk chip mereka di masa mendatang.

Poin Utama

• TSMC bermaksud memulai produksi massal High-NA EUV untuk node canggih pada 2030.
• Wei mengatakan kematangan teknis dan biaya yang wajar menjadi pertimbangan waktu, serta memperkirakan adopsi yang lebih lambat tidak akan membuat perusahaan kalah bersaing.
• Produksi awal akan menggunakan mask 6 inci yang ada.
• TSMC dan ASML menargetkan jalur produksi percontohan mask yang lebih besar pada 2031 dan kesiapan sistem produksi pendukung pada 2033.
• Intel telah menggunakan High-NA untuk lapisan produksi tertentu; Samsung menargetkan produksi DRAM pada 2028.
• A14 dijadwalkan memasuki produksi massal pada 2028, sebelum TSMC menerapkan High-NA.
• TSMC belum menyebut node proses pertama yang akan menggunakan High-NA ataupun mengungkap jumlah peralatan dan proyeksi penghematan.