Micron Menolak DRAM 4F², Bertaruh pada Penyambungan Wafer dan Memori 3D saat Pesaing Menempuh Jalur Lain

Micron memilih jalur berbeda untuk dekade mendatang dalam teknologi memori

Micron Technology akan terus mengembangkan struktur sel DRAM 6F² yang sudah ada, alih-alih mengadopsi desain 4F² yang tengah dikembangkan Samsung Electronics, SK Hynix, dan ChangXin Memory Technologies (CXMT) dari China. Alternatif Micron menggabungkan peningkatan lebih lanjut pada DRAM konvensional, penyambungan wafer, serta pengembangan DRAM 3D pada akhirnya.

Dalam webinar teknologi pada 21 Oktober 2026, Micron menetapkan tanggal pasti untuk langkah besar berikutnya: produksi massal DRAM 1-delta di Boise, Idaho, pada paruh kedua 2027. Perusahaan menargetkan peningkatan kepadatan bit pada kisaran pertengahan 20% dibandingkan generasi 1-gamma saat ini, yang berarti lebih banyak data dapat disimpan dalam area chip yang sama.

Scott DeBoer, presiden sekaligus kepala teknologi dan produk Micron, mengatakan perusahaan melihat masalah fisik mendasar dalam penskalaan 4F² lebih lanjut. Dalam presentasinya, Micron mengatakan telah mengkaji arsitektur tersebut selama lebih dari 20 tahun dan tidak menemukan jalur penskalaan yang layak.

Samsung dan SK Hynix menempuh jalur berbeda. Keduanya meneliti struktur transistor vertikal yang dirancang agar 4F² dapat diterapkan sebelum beralih ke DRAM 3D di kemudian hari. CXMT juga mengembangkan desain tersebut untuk memori server, sembari menghadapi pembatasan akses ke peralatan manufaktur chip canggih.

Persaingan ini bertumpu pada pertanyaan praktis: pendekatan mana yang dapat menghasilkan memori lebih andal dengan biaya lebih rendah? Micron bertaruh bahwa memperpanjang penggunaan desain sel yang sudah dikenal, sembari mengubah cara chip dibuat dan dihubungkan, akan lebih bermanfaat bagi pelanggan daripada beralih ke 4F².

Mengapa sel yang lebih kecil memicu perdebatan besar

DRAM adalah memori kerja yang menyimpan informasi yang dibutuhkan komputer dengan cepat. Setiap sel memori konvensional menyimpan satu bit data menggunakan transistor, yang berfungsi sebagai sakelar, dan kapasitor, yang menampung muatan listrik.

Label 6F² dan 4F² menggambarkan luas sel relatif terhadap dimensi manufaktur yang disebut F. Dengan nilai F yang sama, beralih dari enam unit luas menjadi empat akan mengurangi luas nominal sel sebesar sepertiga. Dalam tata letak ideal, jumlah sel di area yang sama bisa bertambah 50%, karena enam dibagi empat sama dengan 1,5.

Keberatan Micron berpusat pada kapasitor. Bahkan ketika transistor dipasang secara vertikal untuk menghemat ruang, kapasitor di atasnya tetap membutuhkan ruang yang cukup agar stabil, dapat menyimpan muatan, dan tidak mengganggu komponen di sekitarnya. DeBoer mengatakan jarak antarkapasitor merupakan batas mendasar kepadatan bit DRAM.

DeBoer menjelaskan alasan Micron dalam sesi tanya jawab:

Ada masalah mendasar dalam penskalaan 4F² yang pada akhirnya akan membuat DRAM 3D hadir sebagai pengganti 4F².

Proses manufaktur menambah kendala lain. Struktur yang lebih tinggi dan sempit lebih sulit dibuat secara konsisten, sementara sambungan listrik yang lebih tipis dapat memiliki resistansi lebih tinggi dan memperlambat pergerakan sinyal. Manfaat komersialnya bergantung pada jumlah bit yang berfungsi dari sebuah wafer setelah kendala-kendala ini diatasi.

Apa yang akan dibuat Micron dan kapan

Micron mengatakan teknologi 1-gamma-nya sudah diproduksi dalam volume tinggi dan akan menjadi dasar produk yang diperkenalkan selama 12 bulan berikutnya. Generasi selanjutnya, 1-delta, dirancang untuk mendukung produk termasuk HBM5, HBM vertikal, serta memori untuk inferensi AI yang ditempatkan dekat perangkat yang menggunakannya.

Generasi berikutnya, 1-epsilon, akan menghadirkan penyambungan wafer ke dalam peta jalan DRAM. Proses ini memungkinkan wafer yang dibuat secara terpisah disatukan, sehingga memberi keleluasaan lebih besar kepada para insinyur untuk membuat sel memori dan sirkuit pendukungnya melalui tahapan manufaktur yang berbeda.

Micron juga menyebut litografi High-NA EUV dan material baru sebagai teknologi untuk generasi selanjutnya. High-NA EUV menggunakan sistem optik canggih untuk mencetak pola chip yang lebih halus. Selain itu, peta jalan tersebut mencakup dua tahap pengembangan DRAM 3D, yang diberi label 3D1 dan 3D2.

• 21 Oktober 2026: Micron memaparkan keputusan untuk mempertahankan 6F² serta mengembangkan penyambungan wafer dan DRAM 3D.
• Paruh kedua 2027: Micron menargetkan produksi massal DRAM 1-delta di Boise.
• Paruh kedua 2027: Generasi 11 NAND juga dijadwalkan mulai meningkatkan produksinya.
• Generasi DRAM berikutnya: 1-epsilon memperkenalkan penyambungan wafer, disusul pengembangan litografi canggih, material baru, dan DRAM 3D.
• 2027 hingga 2030: Peta jalan HBM Micron mencakup HBM4E, HBM5, HBM5E, dan HBM6 pada tahun-tahun berurutan.

Micron belum menetapkan tanggal peluncuran komersial DRAM 3D. DeBoer mengatakan peralihan tersebut akan bergantung pada biaya, kompleksitas manufaktur, dan kinerja perangkat, seraya menyatakan keyakinan bahwa pengembangan DRAM planar konvensional masih dapat berlanjut selama beberapa generasi lagi.

Samsung dan SK Hynix mengembangkan transistor vertikal

Pendekatan Samsung menggabungkan transistor kanal vertikal, penyambungan wafer, dan penelitian terhadap semikonduktor oksida bernama indium gallium zinc oxide, atau IGZO. Riset 4F² canggihnya telah berjalan sekitar lima tahun.

IGZO diteliti untuk mengurangi arus bocor, yakni keluarnya muatan listrik yang tidak diinginkan. Kebocoran penting diperhatikan karena sel DRAM harus mempertahankan muatannya cukup lama agar komputer dapat membacanya dengan andal. Konsep penyambungan Samsung memisahkan wafer berisi sel memori dari wafer yang berisi sirkuit pendukung, lalu menyatukannya.

SK Hynix telah mengungkap riset yang menggabungkan platform gerbang vertikal 4F² dengan penyambungan wafer. Strateginya menggunakan arsitektur tersebut untuk meningkatkan kepadatan dan menurunkan konsumsi daya, sekaligus mempersiapkan DRAM 3D dalam jangka panjang.

Proyeksi industri memperkirakan produksi 4F² Korea Selatan berpotensi dimulai sekitar 2027 hingga 2028, meski perkiraan yang lebih berhati-hati menyebutkan keluaran signifikan dari pemasok mapan baru akan tercapai pada akhir 2028 atau setelahnya. Proyeksi tersebut bergantung pada pengembangan, kualifikasi pelanggan, dan hasil produksi, yakni proporsi chip manufaktur yang berfungsi dengan benar.

Karena itu, penyambungan wafer menjadi teknologi yang digunakan bersama oleh strategi-strategi yang bersaing. Samsung dan SK Hynix ingin memanfaatkannya untuk membantu mewujudkan 4F². Micron berencana menggunakannya sembari mempertahankan 6F². Perbedaan mereka terletak pada arsitektur sel dan urutan pengembangannya, bukan pada perlu tidaknya penyambungan wafer.

CXMT mencari jalan untuk mengatasi pembatasan peralatan

Ketertarikan CXMT terhadap 4F² memiliki pendorong lain: pembatasan akses ke peralatan litografi ultraviolet ekstrem. Perusahaan tersebut mengembangkan perubahan struktural yang dapat meningkatkan kepadatan dengan menggunakan peralatan litografi argon fluorida yang lebih lama.

Pendekatan yang diusulkan menggabungkan struktur gerbang vertikal dengan penyambungan hibrida pada wafer berdiameter 12 inci. Larik memori dan sirkuit logika periferal dibuat secara terpisah lalu dihubungkan. Perkiraan terkait pendekatan ini menunjukkan potensi peningkatan kepadatan penyimpanan sebesar 30% hingga 50%.

CXMT menargetkan modul memori terdaftar DDR5, yang dikenal sebagai RDIMM, untuk server. Perusahaan mengumumkan target pengenalan produk sebelum akhir 2026, dengan kualifikasi pelanggan juga ditargetkan selesai pada tahun yang sama. Hasil produksi, volume pengiriman, dan jadwal peningkatan produksi komersial secara luas belum diungkapkan.

Artinya, masih ada beberapa tahap antara pengumuman dan peningkatan pasokan pasar yang signifikan. Pelanggan server harus mengualifikasi memori tersebut, sementara CXMT harus memproduksinya secara konsisten dengan biaya yang memungkinkan pengiriman dalam skala lebih besar.

Goldman Sachs memperkirakan kapasitas wafer DRAM bulanan CXMT naik dari 290.000 pada akhir 2026 menjadi 513.000 pada akhir 2028. Itu merupakan peningkatan 223.000 wafer, atau sekitar 77%. Bank tersebut juga memperkirakan CXMT dapat memenuhi sekitar 50% permintaan DRAM China dan 40% permintaan HBM negara itu pada 2028.

HBM membutuhkan lebih dari sekadar kemampuan memproduksi sel memori. Teknologi ini juga memerlukan pengemasan canggih, sambungan yang andal melalui chip bertumpuk, dan cetakan logika dasar yang mumpuni. Akses ke peralatan dan proses manufaktur yang diperlukan akan turut menentukan seberapa cepat CXMT dapat berkembang di berbagai pasar memori.

HBM vertikal menempatkan memori tepat di atas prosesor

Usulan HBM vertikal Micron mengubah posisi memori dalam sistem AI. HBM konvensional memang sudah menumpuk beberapa chip DRAM, tetapi tumpukan tersebut biasanya berada di samping prosesor, pada interposer, yaitu platform penghubung yang meneruskan sinyal antarkomponen.

HBM vertikal menempatkan memori tepat di atas prosesor. Micron berencana menggunakan penyambungan hibrida, yang menghubungkan kontak dengan jarak sangat rapat, untuk membuat sambungan yang lebih pendek dan lebih padat antara memori dan perangkat komputasi.

Tujuan utamanya adalah meningkatkan bandwidth, yakni jumlah data yang ditransfer setiap detik. Prosesor AI berulang kali memindahkan data dalam jumlah besar antara memori dan sirkuit komputasi. Sambungan yang lebih cepat dapat membantu prosesor lebih banyak waktu melakukan komputasi dan lebih sedikit waktu menunggu data.

Panas membuat desain ini sulit diwujudkan. Prosesor bertenaga menghasilkan panas yang cukup besar, sementara memori yang ditempatkan di atasnya harus dapat beroperasi dengan andal dalam lingkungan tersebut. DeBoer mengatakan bandwidth merupakan pendorong utama HBM vertikal, sedangkan kapasitas memori akan meningkat dengan laju berbeda karena kendala termal.

Micron mengembangkan pendekatan pengelolaan panas, termasuk penyebar panas di atas bagian cetakan dasar HBM yang lebih panas. Perusahaan juga mengembangkan memori inferensi tepi vertikal, atau vEIM, dengan target bandwidth awal sekitar 2 terabyte per detik per modul. Inferensi tepi berarti menjalankan model AI dekat dengan lokasi data dikumpulkan atau digunakan.

Rencana Micron mencakup beberapa jenis konstruksi vertikal: menyambungkan wafer, menumpuk chip memori di atas prosesor, dan pada akhirnya membangun struktur sel DRAM 3D. Masing-masing menangani aspek berbeda dari tantangan menempatkan lebih banyak memori dan sambungan yang lebih cepat dalam ruang terbatas.

Pengembangan HBM tahunan berhadapan dengan pasokan ketat

Peta jalan produk Micron menargetkan HBM4 pada 2026, HBM4E pada 2027, HBM5 pada 2028, HBM5E pada 2029, dan HBM6 pada 2030. Jadwal tersebut menggambarkan rencana perkembangan produk tahunan perusahaan, dengan produk standar dan khusus dikembangkan bersamaan dengan desain vertikal yang tengah dirintis.

Micron mengatakan HBM4 saat ini sudah diproduksi dalam volume tinggi. Tumpukan berisi 12 cetakan memori menyediakan kapasitas 36 gigabita dan bandwidth lebih dari 2,8 terabita per detik, dengan kecepatan di atas 11 gigabit per detik pada setiap pin.

Perusahaan mengklaim efisiensi daya lebih dari 20% dibandingkan HBM3E. Micron juga sedang mengirimkan sampel versi berisi 16 cetakan memori dengan kapasitas 48 gigabita. Produk khusus diperkirakan menempatkan fungsi memori dan logika sesuai kebutuhan pelanggan pada cetakan dasar, sementara produk standar tetap menjadi bagian dari jajaran produk.

Micron mengatakan seluruh pasokan HBM untuk 2026 telah terjual. CEO Sanjay Mehrotra memperkirakan pasokan akan tetap lebih ketat daripada permintaan sepanjang 2027 dan 2028, sementara tambahan kapasitas pengemasan di Singapura diperkirakan mulai berkontribusi pada paruh pertama 2027.

Kendala pasokan ini penting bagi pembeli yang merencanakan sistem AI. Bandwidth memori yang lebih besar dapat meningkatkan kinerja sistem, tetapi pelanggan juga membutuhkan pengiriman yang dapat diprediksi, konsumsi daya yang terkendali, dan kapasitas yang memadai untuk beban kerja mereka. Micron berupaya memenuhi kebutuhan tersebut secara bersamaan melalui pengembangan produk yang lebih erat dengan pelanggan.

Peta jalan yang sama menjangkau ponsel, server, dan penyimpanan

Rencana Micron tidak terbatas pada HBM. Perusahaan memperkirakan kinerja daya LPDDR6 sekitar 35% lebih baik dibandingkan LPDDR5, dengan peningkatan yang lebih besar pada kapasitas tertentu. Memori LPDDR digunakan pada perangkat seluler dan juga menarik minat pusat data karena karakteristik konsumsi dayanya.

DDR6 dirancang untuk menghadirkan bandwidth sekitar dua kali lipat DDR5. Micron juga berencana membuat RDIMM server berkapasitas 1 terabita, setelah baru-baru ini mengirimkan sampel modul berkapasitas 512 gigabita. Modul yang lebih besar memungkinkan server menyimpan lebih banyak informasi dalam memori kerja.

Untuk memori flash NAND, yang mempertahankan data tersimpan saat daya dimatikan, Micron menargetkan peningkatan produksi Generasi 11 pada paruh kedua 2027. Desainnya menggunakan penyambungan wafer dan lebih dari 400 lapisan. Micron mengatakan teknologi ini akan meningkatkan kepadatan bit lebih dari dua kali lipat dibandingkan Generasi 9, menargetkan kecepatan input dan output 1,5 kali lebih tinggi, serta mengurangi energi transfer data per bit lebih dari 25%.

Persaingan dari China juga meluas di pasar NAND. Data Omdia menunjukkan Yangtze Memory Technologies menguasai 14,2% pasar NAND global pada kuartal kedua, dibandingkan Samsung sebesar 28,1%. Di China, YMTC menguasai 38,7%, melampaui Samsung yang sebesar 33,4%. NAND telah menggunakan penumpukan sel vertikal selama bertahun-tahun, sementara DRAM menghadapi peralihan yang lebih sulit karena desain selnya.

Chip yang berfungsi dan biaya produksi akan menentukan persaingan

Keputusan Micron mengalihkan upaya rekayasa untuk memperpanjang penggunaan 6F², menyempurnakan penyambungan, dan mempersiapkan struktur 3D. Samsung, SK Hynix, dan CXMT berupaya membuat arsitektur sel yang lebih kecil berfungsi secara andal. Kedua jalur tersebut sama-sama menghadapi risiko manufaktur.

Untuk 4F², tantangannya mencakup jarak antarkapasitor, kebocoran, sambungan listrik yang sempit, dan pengendalian muatan di dalam transistor vertikal. Penyambungan juga membutuhkan penyelarasan yang sangat presisi. Imbal hasil finansial bergantung pada kemampuan menghasilkan cukup banyak memori yang berfungsi untuk mengimbangi tahapan proses tambahan dan biaya pengembangan.

Pemasok peralatan menghadapi kebutuhan yang berubah dalam kedua strategi tersebut. Deposisi lapisan atom menerapkan lapisan yang sangat tipis pada struktur, sementara etsa menghilangkan material untuk membentuk fitur yang sempit dan dalam. Keduanya menjadi penting seiring struktur memori makin tinggi dan kompleks.

Investor bereaksi tajam terhadap prospek pasokan ketat dan ekspansi China di masa depan. Pada 16 Oktober, saham Micron turun lebih dari 3% dan SK Hynix lebih dari 5% di tengah kekhawatiran mengenai kemajuan CXMT. Samsung dan SK Hynix kemudian masing-masing naik sekitar 6% dalam perdagangan di Korea Selatan pada 21 Oktober, menunjukkan betapa cepatnya ekspektasi berubah.

Pelanggan menghadapi kekhawatiran yang lebih mendesak: seberapa banyak memori yang tersedia untuk produk mereka. Analis KeyBanc John Vinh memperkirakan peralihan kapasitas ke pusat data dapat mengurangi pasokan memori untuk PC dan ponsel pintar sebesar 20% hingga 30% pada 2027. Proyeksi harganya mencakup kenaikan DRAM sebesar 15% hingga 20% pada kuartal keempat 2026 dan kenaikan NAND sekitar 20%.

Tonggak penting berikutnya adalah rencana pengenalan memori server CXMT sebelum akhir 2026, tambahan kontribusi kapasitas pengemasan Micron pada awal 2027, serta peningkatan produksi 1-delta dan NAND Generasi 11 pada paruh kedua 2027. Kualifikasi pelanggan, jumlah chip yang berfungsi, dan biaya manufaktur akan menunjukkan bagaimana rencana yang bersaing itu diwujudkan menjadi produk.

Poin-Poin Utama

• Micron menolak DRAM 4F² dan memilih mempertahankan 6F², menambahkan penyambungan wafer, serta mengembangkan DRAM 3D.
• DRAM 1-delta dijadwalkan mulai diproduksi massal di Boise pada paruh kedua 2027, dengan target peningkatan kepadatan pada kisaran pertengahan 20%.
• Samsung dan SK Hynix meneliti struktur transistor vertikal 4F², sekaligus mengembangkan penyambungan wafer dan DRAM 3D untuk jangka panjang.
• CXMT menargetkan pengenalan memori server 4F² sebelum akhir 2026; skala produksinya belum diungkapkan.
• HBM vertikal akan menempatkan memori tepat di atas prosesor untuk meningkatkan bandwidth, dengan pengelolaan panas sebagai tantangan utama.
• Micron merencanakan generasi HBM berturut-turut hingga 2030 dan memperkirakan pasokan memori tetap ketat sepanjang 2027 dan 2028.