TSMC Perluas Pengemasan Canggih saat Permintaan Chip AI Melampaui Kapasitas

Paket AI makin besar, kapasitas makin ketat

TSMC memperluas teknologi yang menghubungkan prosesor AI dan memori, dengan rencana platform pengemasan yang mampu mengintegrasikan 20 komponen memori bandwidth tinggi pada 2028 dan versi yang menampung 24 komponen pada 2029. Target tersebut menunjukkan bahwa persaingan untuk membuat perangkat keras kecerdasan buatan yang lebih cepat kini bergantung pada perakitan sistem yang lebih besar dan kompleks, selain pada pembuatan transistor yang lebih kecil.

Dalam Taiwan Technology Symposium 2026 di Hsinchu pada 14 Mei, Wakil Presiden Pengembangan Bisnis TSMC Yuan Li-pen mengumumkan produksi massal pada 2026 untuk platform Chip on Wafer on Substrate berukuran 5,5 retikel, yang dikenal sebagai CoWoS. Ia mengatakan hasil produksinya melampaui 98%. Ukuran retikel mengacu pada area yang dicakup oleh bidang paparan litografi, sehingga industri dapat menggambarkan skala paket yang kian besar ini.

Ekspansi tersebut menyusul peringatan dari Ketua sekaligus CEO C.C. Wei dalam panggilan laporan keuangan 16 April bahwa kapasitas pengemasan canggih masih sangat ketat. TSMC memperkirakan anggaran belanja modal 2026 akan mendekati batas atas kisaran $52 miliar hingga $56 miliar, meski belanja itu mencakup fabrikasi chip dan investasi lain, selain pengemasan.

Perkembangan ini menyingkap kendala yang tidak dapat diatasi hanya dengan membangun lebih banyak pabrik wafer. Nvidia dan AMD membutuhkan cetakan prosesor yang berfungsi serta kapasitas yang cukup untuk menghubungkannya dengan memori. Cetakan (die) adalah keping silikon individual yang berisi rangkaian chip. Tanpa kemasan yang tepat, cetakan canggih sekalipun tidak dapat menjadi akselerator AI jadi.

Masalah kapasitas juga melintasi perbatasan. Chip yang dibuat di pabrik TSMC di Arizona masih dikirim ke Taiwan untuk dikemas, menurut laporan tentang jaringan produksinya. Dua fasilitas pengemasan yang direncanakan di Arizona dapat mempersingkat perjalanan itu, tetapi tanggal penyelesaiannya belum diumumkan.

Mengapa kemasan kini menentukan kinerja

Selama puluhan tahun, kemajuan semikonduktor berpusat pada penambahan jumlah transistor dalam satu cetakan. Gordon Moore, salah satu pendiri Intel, mengamati bahwa jumlah transistor cenderung berlipat ganda kira-kira setiap dua tahun. Transistor yang lebih kecil membantu produsen meningkatkan kinerja komputasi dan efisiensi energi, tetapi mempertahankan laju tersebut makin sulit dan mahal.

AMD dan Intel mulai merespons sebelum ledakan AI saat ini dengan membagi prosesor besar menjadi beberapa cetakan. Fungsi yang berbeda dapat menggunakan proses manufaktur yang berbeda, sehingga teknologi canggih yang mahal bisa digunakan untuk rangkaian yang paling diuntungkan. Cetakan yang lebih kecil juga dapat meningkatkan keekonomian produksi karena satu cacat tidak harus merusak satu keping silikon berukuran sangat besar.

Untuk akselerator AI, tujuan langsungnya sering kali adalah kinerja, bukan sekadar menekan biaya manufaktur. Rangkaian komputasi yang kuat membutuhkan pasokan data tanpa henti. Memori bandwidth tinggi, atau HBM, menggunakan cetakan memori bertumpuk dan banyak koneksi untuk mengirimkan data dengan cepat. Menempatkannya dekat prosesor membantu mencegah sumber daya komputasi menganggur saat menunggu informasi.

Paul Rousseau, kepala solusi pengemasan TSMC Amerika Utara, menjelaskan bagaimana CoWoS mengatasi masalah tersebut:

Anda tidak bisa menempatkan cukup memori di dalam chip komputasi untuk memanfaatkannya sepenuhnya. Jadi, dengan CoWoS, kami dapat menempatkan memori HBM tepat di samping komputasi dengan cara yang sangat efisien,

CoWoS disebut pengemasan 2,5D karena komponen prosesor dan memori diletakkan berdampingan di atas struktur pengkabelan tambahan, bukan hanya dihubungkan melalui papan sirkuit konvensional. Struktur yang disebut interposer ini mendukung koneksi padat antarkomponen. Karena itu, pengemasan menjadi bagian dari desain prosesor, bukan sekadar selubung pelindung yang ditambahkan setelah manufaktur.

Nvidia dan AMD membutuhkan kombinasi berbeda

TSMC memperkenalkan teknik pengemasan 2,5D pada 2012 dan terus mengembangkan versi-versi berikutnya. GPU Blackwell Nvidia menggunakan CoWoS-L, generasi terbarunya yang dibahas dalam laporan tersebut. Nvidia dilaporkan telah memesan sebagian besar kapasitas CoWoS terdepan TSMC, sehingga akses ke teknologi khusus ini menjadi perhatian bagi pelanggan lain.

Perkembangan dari H100 Nvidia ke Blackwell menunjukkan pentingnya pengemasan meski tidak ada perubahan besar pada proses manufaktur. H100 menggunakan proses 4 nanometer TSMC dan CoWoS dengan HBM dari SK Hynix. Blackwell menggunakan proses N4P dan memori HBM3e, menggabungkan perubahan pada desain chip, memori, dan integrasi, alih-alih hanya mengandalkan penyusutan transistor.

MI300 AMD menempuh jalur lain. Chip ini menggunakan teknologi 5 nanometer dan 6 nanometer TSMC, serta System on Integrated Chips atau SoIC untuk integrasi vertikal sebelum CoWoS menghubungkan rakitan tersebut dengan HBM. Ini menambahkan satu tahap pengemasan canggih lagi ke dalam urutan manufaktur.

Perbedaan ini penting saat menilai kelangkaan. CoWoS dan SoIC menjalankan fungsi yang berbeda, dan memperluas salah satunya tidak otomatis menghilangkan kendala pada yang lain. Pelanggan juga memerlukan generasi dan ukuran paket yang sesuai, bukan sekadar akses ke kumpulan kapasitas pengemasan yang tidak dibedakan.

Permintaan meluas dari pesanan chip hingga pemasangan komputasi yang sebenarnya. Klaster superkomputer Taiwan yang direncanakan Foxconn, diumumkan bersama Nvidia, mencakup investasi $1,4 miliar dan ditargetkan mulai beroperasi pada paruh pertama 2026. Rencana penggunaan Blackwell GB300 menunjukkan bagaimana pasokan akselerator berpengaruh pada jadwal infrastruktur yang lebih besar, meski pengumuman itu sendiri tidak memastikan bahwa fasilitas tersebut sudah dibuka.

Ekspansi pesat belum mengatasi kelangkaan

Rousseau menyebut pertumbuhan kapasitas CoWoS sebesar 80% per tahun secara majemuk. Dalam simposium Mei, Wakil Presiden Operasional dan Rekayasa Teknologi Canggih TSMC B.Z. Tien memproyeksikan pertumbuhan kapasitas tahunan CoWoS dan SoIC di atas 80% hingga 2027. Angka-angka ini menggambarkan laju ekspansi, bukan bukti bahwa permintaan telah terpenuhi sepenuhnya.

Perkiraan sebelumnya menunjukkan besarnya peningkatan kapasitas. Kapasitas CoWoS bulanan diperkirakan mencapai 15.000 unit pada 2023, dengan proyeksi 45.000 hingga 50.000 pada akhir 2024. Angka itu setara dengan tiga hingga sekitar 3,3 kali tingkat pada 2023. Laporan yang sama memproyeksikan sekitar 50.000 unit pada akhir 2025.

Untuk SoIC, perkiraan kapasitas meningkat dari 2.000 unit per bulan pada akhir 2023 menjadi proyeksi 5.000 hingga 6.000 pada akhir 2024, lalu 10.000 pada akhir 2025. Angka-angka tersebut merupakan proyeksi historis, bukan total produksi yang telah dikonfirmasi, dan jumlah unitnya tidak boleh dianggap sebagai ukuran langsung pengiriman akselerator jadi.

Laporan dari periode sebelumnya menyebut Nvidia dan AMD telah memesan kapasitas CoWoS dan SoIC hingga 2024 dan 2025. Bukti terkini yang lebih kuat mengenai tekanan berkelanjutan adalah pernyataan Wei pada April 2026 bahwa kapasitas pengemasan canggih tetap ketat meski terus diperluas.

TSMC telah mengalihfungsikan fasilitas wafer lama untuk pengemasan dan sedang meningkatkan produksi di dua fasilitas pengemasan baru di Taiwan. Laporan tahunan 2025 perusahaan itu menjanjikan investasi lanjutan untuk fasilitas pengemasan canggih di beberapa lokasi di Taiwan dalam beberapa tahun mendatang. Laporan tersebut mencantumkan CoWoS, InFO, SoIC, dan Compact Universal Photonic Engine atau COUPE sebagai teknologi integrasi yang sedang dikembangkan.

Taiwan tetap menjadi pusat jalur manufaktur

Ekspansi wafer TSMC di luar negeri belum menyediakan rantai manufaktur lokal yang lengkap untuk chip AI canggih. Laporan tentang jaringan pengemasan perusahaan menyebut chip yang dibuat di Arizona masih dikirim ke Taiwan untuk menjalani tahap tersebut. Pabrik pengemasan yang direncanakan di Arizona akan mengisi kemampuan yang belum tersedia, bukan menduplikasi layanan lokal yang sudah mapan.

Jan Vardaman, peneliti pengemasan di TechSearch International, mengatakan bahwa menempatkan fasilitas pengemasan di dekat pabrik wafer Arizona akan mengurangi waktu penyelesaian dengan menghindari pengiriman bolak-balik antara Asia dan Amerika Serikat. TSMC belum mengumumkan kapan fasilitas pengemasan itu akan selesai, sehingga manfaatnya belum dapat dikaitkan dengan tanggal mulai yang pasti.

Jadwal ekspansi wafer lebih jelas. Dalam transkrip laporan keuangan April, TSMC mengatakan pabrik 3 nanometer baru di Tainan akan memulai produksi volume pada paruh pertama 2027. Pabrik kedua di Arizona dijadwalkan pada paruh kedua 2027, sedangkan pabrik kedua di Jepang pada 2028.

TSMC juga mengubah peralatan 5 nanometer di Tainan untuk mendukung produksi 3 nanometer dan mengelola kapasitas yang fleksibel di antara proses N7, N5, dan N3. Langkah-langkah tersebut meningkatkan produksi wafer, tetapi perangkat keras AI jadi tetap membutuhkan pasokan pengemasan dan memori yang sesuai. Karena itu, memperluas setiap tahap dengan jadwal yang selaras sangat penting untuk menghasilkan produk yang dapat digunakan.

Paket yang lebih besar menghadirkan tantangan rekayasa lebih berat

Platform CoWoS berikutnya ditujukan untuk menghubungkan lebih banyak silikon komputasi dan memori dalam satu rakitan. Yuan mengatakan platform 2028 akan mencapai ukuran 14 retikel dan mengintegrasikan 20 komponen HBM, dengan versi yang mendukung 24 komponen direncanakan pada 2029. Ini adalah target pengembangan, bukan kapasitas yang sudah tersedia bagi pelanggan.

Hasil produksi merupakan ukuran penting karena menunjukkan seberapa banyak produk yang memenuhi standar yang disyaratkan. Angka Yuan yang dilaporkan di atas 98% berlaku untuk teknologi CoWoS TSMC berukuran 5,5 retikel. Laporan juga menyebut hasil produksi EMIB-T Intel sekitar 90% dan hasil proses 2 nanometer Samsung di kisaran pertengahan 50%. Angka-angka ini tidak dapat digunakan untuk membuat peringkat langsung yang valid: angkanya mengacu pada teknologi berbeda, dan angka Samsung menyangkut fabrikasi transistor, bukan pengemasan.

Wei menyebut tekanan mekanis, warpage, dan batas termal sebagai tantangan pada paket yang lebih besar. Warpage berarti rakitan melengkung dari bentuk yang diinginkan, sehingga koneksi presisi lebih sulit dipertahankan. Batas termal berkaitan dengan jumlah panas yang dapat dihasilkan dan dibuang sistem saat beroperasi dengan andal.

TSMC juga mengembangkan Chip on Panel on Substrate atau CoPoS. Wei mengatakan perusahaan telah membangun lini percontohan dan memperkirakan produksi akan dimulai beberapa tahun kemudian. Ia menegaskan bahwa pada saat panggilan April tersebut, paket CoWoS besar masih menjadi pendekatan utama untuk memasok produk. Lini percontohan memungkinkan perusahaan menguji metode manufaktur sebelum menerapkannya dalam produksi komersial yang lebih luas.

Penumpukan menawarkan jalur lain, dengan catatan soal waktu

Integrasi vertikal melangkah lebih jauh dengan menempatkan cetakan di atas satu sama lain. TSMC menyebut teknologinya SoIC, sedangkan pendekatan Intel yang dibahas adalah Foveros Direct. Koneksi yang lebih pendek dapat membuat komponen yang saling terhubung beroperasi lebih menyerupai satu chip, meski penumpukan juga membuat pengelolaan panas dan perakitan lebih menantang.

Laporan berbeda pendapat mengenai jadwal produk SoIC. Rousseau menyebut produk yang menggunakan teknologi tersebut kemungkinan baru hadir beberapa tahun lagi, sedangkan laporan sebelumnya mengenai MI300 AMD menyebut SoIC sebagai bagian dari proses manufakturnya. Karena itu, pernyataan yang lebih luas tersebut tidak boleh dianggap sebagai tanggal penggunaan komersial SoIC pertama. Pernyataan itu mungkin merujuk pada penerapan mendatang, tetapi cakupannya tidak dijelaskan.

Produsen memori Samsung, SK Hynix, dan Micron telah menggunakan penumpukan vertikal dalam produksi HBM mereka. Hal itu berbeda dari penumpukan cetakan komputasi, meskipun keduanya bergantung pada perakitan canggih dan koneksi presisi.

Perkembangan lain adalah hybrid bonding, yang dapat menggantikan koneksi menonjol dengan bantalan tembaga yang disambungkan rapat. Vardaman menjelaskan manfaat kelistrikan dari pendekatan tersebut:

Alih-alih tonjolan konektor, kita dapat membuat sambungan langsung antarbantalan, yang jaraknya nyaris nol, sehingga kinerja daya menjadi lebih baik,

Tujuannya adalah menempatkan lebih banyak koneksi dalam area kecil sekaligus memperpendek jarak tempuh sinyal. Ini menawarkan cara lain untuk memperlancar perpindahan data tanpa sepenuhnya bergantung pada proses transistor baru.

Intel, mitra perakitan, dan pemasok peralatan mendapat peran

Intel menawarkan pendekatan integrasi berbeda yang disebut Embedded Multi-die Interconnect Bridge atau EMIB. Alih-alih menggunakan interposer penuh untuk koneksi seperti pada CoWoS, EMIB menempatkan jembatan silikon kecil di titik-titik yang memerlukan komunikasi antarkomponen. Kepala layanan foundry Intel Mark Gardner mengatakan pendekatan ini memberi keunggulan biaya.

Pelanggan pengemasan Intel mencakup Amazon dan Cisco, dan Gardner mengatakan perusahaan telah melayani pelanggan pengemasan sejak 2022. Laporan juga menyebut rencana Intel untuk mengemas chip pesanan SpaceX, xAI, dan Tesla di Terafab Texas yang diusulkan Elon Musk. Rencana tersebut perlu dibedakan dari kapasitas produksi yang sudah beroperasi atau pengiriman yang telah selesai.

Sementara itu, TSMC memperluas pekerjaan pengemasan internal sekaligus mengandalkan perusahaan perakitan dan pengujian semikonduktor alih daya, yang dikenal sebagai OSAT. Wei mengonfirmasi bahwa kapasitas yang ketat mengharuskan kerja sama dengan para mitra ini. Beberapa tahap pengemasan dilaporkan telah diserahkan kepada ASE dan Amkor, dan ASE memperkirakan penjualan pengemasan canggihnya akan berlipat ganda pada 2026.

Pemasok peralatan turut terdampak siklus investasi yang sama. CEO Applied Materials Gary Dickerson mengatakan dalam pernyataan pada Agustus bahwa pendapatan dari pengemasan diperkirakan tumbuh lebih dari 70% pada tahun itu. Laporan tersebut tidak menyebutkan tahun kalender yang dimaksud, sehingga angka itu tidak boleh disajikan sebagai proyeksi 2026 yang telah dikonfirmasi.

Perkembangan ini menunjukkan bahwa peningkatan pekerjaan internal di TSMC tidak serta-merta menyingkirkan perusahaan perakitan spesialis. Saat permintaan melampaui kapasitas, foundry, para mitra, dan pemasok peralatan sama-sama dapat memperoleh bisnis dari ekspansi yang sama.

Tanggal produksi berikutnya yang perlu diperhatikan

Hasil keuangan resmi TSMC memberi konteks pada dorongan investasi tersebut. Pendapatan mencapai $122,42 miliar pada 2025, naik 35,9% dalam dolar AS. Proses canggih 7 nanometer ke bawah menyumbang 74% pendapatan wafer, dibandingkan 69% pada 2024, naik lima poin persentase. Angka-angka ini mencerminkan perusahaan dan bisnis wafer, bukan ukuran terpisah untuk pendapatan pengemasan.

Laporan tahunan menyebut teknologi 2 nanometer memasuki produksi volume tinggi pada kuartal keempat 2025. TSMC memperkirakan produksi N2P dan A16 pada paruh kedua 2026, menegaskan bahwa pengembangan transistor berlanjut seiring ekspansi pengemasan. Jadwal yang diumumkan kini mencakup:

• 16 April 2026: TSMC mengonfirmasi kapasitas pengemasan canggih yang ketat dan belanja modal mendekati batas atas kisaran $52 miliar hingga $56 miliar.
• 14 Mei 2026: Para eksekutif mengumumkan produksi massal CoWoS berukuran 5,5 retikel pada 2026 dan memaparkan platform yang lebih besar untuk masa mendatang.
• Paruh kedua 2026: Produksi volume N2P dan A16 dijadwalkan.
• 2027: Produksi 3 nanometer baru dijadwalkan di Tainan pada paruh pertama dan Arizona pada paruh kedua.
• 2028: Pabrik kedua di Jepang dan platform CoWoS 14 retikel yang mendukung 20 komponen HBM dijadwalkan mulai berproduksi.
• 2029: Versi CoWoS yang mendukung 24 komponen HBM direncanakan.

Yang masih belum diketahui adalah tanggal penyelesaian fasilitas pengemasan TSMC di Arizona dan tanggal pasti dimulainya produksi komersial CoPoS. Target CoWoS yang lebih besar juga belum menetapkan pelanggan mana yang akan mendapat kapasitas atau berapa banyak yang tersedia. Tantangan TSMC adalah mengubah ekspansi pesat menjadi produksi yang memadai pada setiap tahap yang dibutuhkan, sembari menjaga keandalan rakitan yang kian besar.

Poin Utama

• TSMC mengatakan kapasitas pengemasan canggih masih ketat meski ekspansi berlangsung pesat.
• Platform CoWoS berukuran 5,5 retikel dijadwalkan memasuki produksi massal pada 2026, dengan hasil produksi yang dilaporkan di atas 98%.
• Platform CoWoS yang lebih besar ditujukan untuk mendukung 20 komponen HBM pada 2028 dan 24 pada 2029.
• Produksi wafer di Arizona masih bergantung pada pengemasan di Taiwan; tanggal penyelesaian dua fasilitas pengemasan AS yang direncanakan belum diumumkan.
• Nvidia mengandalkan CoWoS, sedangkan MI300 AMD menggabungkan integrasi vertikal SoIC dengan CoWoS.
• Belanja modal TSMC pada 2026 diperkirakan mendekati batas atas kisaran $52 miliar hingga $56 miliar, yang mencakup berbagai investasi manufaktur.
• Intel, ASE, Amkor, dan pemasok peralatan berperan makin besar seiring pengemasan menjadi kendala pasokan perangkat keras AI.